Novell网上基于IPX协议的网络编程

介绍了Ｎｏｖｅｌ网的ＩＰＸ（互连包交换）协议的应用。通过该网络协议,实现了Ｎｏｖｅｌ网中的工作站之间的数据通信及远程作业的提交与执行的程序设计。由于ＩＰＸ实现了ＸＮＳ（ＸｅｒｏｘＮｅｔｗｏｒｋＳｙｓｔｅｍｓ）协议的互连网络数据报协议（ＩＤＰ）,可以直接与互连网上的其他工作站、服务器和设备相连接,因而具有很好的实用性。     

基于交织和完备序列的零相关区序列集构造方法

提出新的基于交织技术和完备序列的零相关区序列集的构造方法.首先通过级联、交织方法生成了完备零相关区序列,然后基于交织技术利用完备序列和零相关区序列集构造了新的零相关区序列集.构造过程中,通过利用零相关区序列集代替正交矩阵,能使目标序列集的周期长度和零相关区长度都得到扩展.该构造方法不需要利用正交矩阵,构造结果更灵活、适用范围更广,能够生成多种不同形式的零相关区序列集.     

二维DMesh网络中基于转弯模型的无死锁路由算法研究

路由算法对整个互连网络的性能有着至关重要的影响。二维DMesh网络有效地结合了Mesh网络以及高阶路由器的优势,降低了网络的拓扑直径和平均跳步数,为消息传输提供了更多的可选择路径。针对DMesh网络,设计了一种基于转弯模型的适应性无死锁路由算法,该算法为消息传输提供了更多的灵活性。当网络中负载率较高时,能够指导消息避开拥塞区域和热点路由器,降低等待时间,最终指导消息以更快的速度到达目的节点。对新提出的路由算法进行了路径多样性方面的分析,并对算法的无死锁性进行了严格的证明。仿真实验结果表明,与DMesh网络中传统的DXY路由算法相比,这种新的适应性路由算法有效地降低了平均延迟,增加了消息传输的灵活性,最终提高了整个网络的通信性能。     

具最小度距离的完美匹配树

主要讨论了n阶连通图的度距离的一些性质,得到了n≥8时完美匹配树的最小度距离图,并给出完美匹配树的最小度距离序.     

静态二元偏好婚姻匹配问题

主要研究了传统婚姻匹配问题二元化处理的模型．得到了在二元化处理的情况下,完美匹配的计数表达式,且证明了在参与人可接受的潜在配偶越来越接近于n的情况下,其有稳定完美匹配的概率趋近1．     

武汉一次大暴雨完全Q矢量的诊断分析

利用常规探空和地面观测资料,对2011年6月18日发生在武汉机场的一次大暴雨过程的环流特征进行分析,结果表明此次大暴雨过程是典型的梅雨锋暴雨.把完全Q矢量分解为动力学部分QD和非绝热过程部分QL,并对其进行诊断分析.分析结果表明:完全Q矢量能够较好诊断暴雨过程的中尺度系统,完全Q矢量散度的负值区与强上升区有较好的对应;在低层QD远大于QL的值,表明在低层动力学强迫作用对垂直上升运动起主导作用,而非绝热过程的强迫作用在对流层中层较为明显.说明暴雨最初触发机制是动力学,积云对流过程中的潜热反馈机制对对流过程起激励作用.     

3类3-正则图中的完美匹配数

完美匹配的计数理论在量子化学、晶体物理学和计算机科学中都有重要的应用,对此问题的研究具有非常重要的理论价值和现实意义.但是,一般图的完美匹配计数问题已经被证实为NP-难问题.Lova'sz和Plummer曾提出关于完美匹配计数的一个猜想:任意2-边连通3-正则图都有指数多个完美匹配.本文用划分、求和再嵌套递推的方法给出了3类特殊图完美匹配数目的显式表达式,从而验证了Lova'sz和Plummer猜想在这3类图上的正确性.     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

高速背板互连的信号完整性仿真方法

提出了一种高速背板互连的信号完整性仿真方法。高速接插件的厂商只提供参数模型,借助矢量拟合方法可以推导出电路模型,再使用部分元等效电路法仿真走线得到等效电路模型。推导出联合仿真的方法,实现了高速背板互连的信号完整性仿真。通过等效电路的仿真结果和厂商提供的原始参数进行的比较,以及部分元等效电路法与商用软件仿真结果的比较验证了等效电路的正确性。最后对完整的板间互连通道进行了仿真,并将最终的仿真结果与商用软件的仿真结果进行了比较,证明了所提方法的正确性,给出了整个通道眼图仿真分析结果。     

可重构算子阵列的结构和建模

提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性。可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现。互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式。互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度。为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段。